

CONCURSO DE ADJUDICACIÓN DE CONTRATOS DE PERSONAL INVESTIGADOR CON FINANCIACION EXTERNA

ANEXO

2026/01/12 DEIALDIA/CONVOCATORIA 12/01/2026

Orden zb./Nº Orden: 25/26
Lanpostu zb./Nº Puesto: IFENC3L4-D00237-5

Atxekitze Ikastegia/Centro de adscripción

Escuela de Ingeniería de Bilbao

Saila/Institutua/Departamento/Instituto:

Tecnología Electrónica

Jarduerak burutuko ditu/Prestará servicio en

Escuela de Ingeniería de Bilbao (Ingeniería Superior)

Kontratu-mota/Modalidad contractual:

Personal investigador de duración determinada

Kontratuaren baldintzak/Condiciones del contrato:

A partir de 01/02/26 **-tik hasta** 30/07/26

-(e)ra gutxi gorabehera/aprox.



UNIÓN EUROPEA
Fondo Europeo de Desarrollo Regional




GOBIERNO
DE ESPAÑA

MINISTERIO
PARA LA TRANSFORMACIÓN DIGITAL
Y DE LA FUNCIÓN PÚBLICA



Plan de Recuperación,
Transformación y Resiliencia

España | digital 2026



Dedikazioa/Dedicación: 100 % gutxi gorabehera/aprox.

Hizkuntza/Perfil

No Bilingüe

Proiektuaren izena/Denominación del proyecto:

SoC4sensing: DISEÑO System-on-Chip CON SENSORES ESPECIALIZADOS Y FORMACIÓN ASOCIADA* con cargo al proyecto TSI-069100-2023-0004, financiado por MTDFP, Plan de Recuperación, Transformación y Resiliencia Europeo, Cátedras CHIP, financiado por la Unión Europea y el Gobierno de Euzkadi.

Haurgaiek bete beharreko baldintzak/Requisitos de los aspirantes

- Título de Máster en Sistemas Electrónicos Avanzados, Electrónica, Ingeniería de Telecomunicaciones o equivalente.

Merezimenduen baremoa/Baremo de méritos

Euskera	11 %
Master en Ingeniería en Tecnologías de Telecomunicación (expediente)	10 %
Experiencia de trabajo en grupo de investigación en el área de conocimiento objeto de la convocatoria (modalidad de cooperación educativa incluida)	25 %
Experiencia de trabajo con plataforma RFSOC	25 %
Experiencia de trabajo sistema de instrumentación cuántica QUICK	10 %
Experiencia en el uso de herramientas EDA (Vivado, Libero, etc.)	19 %

Gutxieneko kalifikazioa gaindituta/Calificación mínima aprobado 60

Betebeharrak/Tareas a realizar

- Diseño front-end de diseño HDL, incluyendo software embebido y testbenches de verificación
- Desarrollo de circuitos de evaluación y pruebas con lógica reconfigurable y sus herramientas
- Generación de documentación técnica.

Epaimahaia/Comisión Evaluadora

Epaimahaiburu titularra/Presidente/a Titular
 Idazkaria/Secretario/a
 Mahaikide Titularra/Vocal Titular
 Ordezko epaimahaiburua/Presidente/a Suplente
 Ordezko Idazkaria/Secretario/a Suplente
 Ordezko Mahaikidea/Vocal Suplente

ARMANDO FERMIN ASTARLOA CUELLAR
 JESUS LAZARO ARROTEGUI
 KOLDOBIKA BASTERRECHEA OYARZABAL
 JAIME JIMENEZ VERDE
 AITZOL ZULOAGA IZAGUIRRE
 JOSE IGNACIO GARATE ANIBARRO