nireEHU 
Materia
Bus de Sistema e Integración de Núcleos Prediseñados
Datos generales de la materia
- Modalidad
- Presencial
- Idioma
- Castellano
Descripción y contextualización de la asignatura
En esta asignatura se analizan las especificaciones para interconexión de núcleos prediseñados en FPGAs y se aprenden a utilizar las herramientas que permiten la creación de sistemas de comunicaciones basados en estos núcleos.Profesorado
| Nombre | Institución | Categoría | Doctor/a | Perfil docente | Área | |
|---|---|---|---|---|---|---|
| BIDARTE PERAITA, UNAI | Universidad del País Vasco/Euskal Herriko Unibertsitatea | Profesorado Agregado | Doctor | Bilingüe | Tecnología Electrónica | unai.bidarte@ehu.eus |
Competencias
| Denominación | Peso |
|---|---|
| Capacidad para diseñar sistemas, componentes y procesos que respondan a las necesidades del cliente. | 50.0 % |
| Capacidad para integrar los subsistemas y componentes electrónicos más adecuados para cada aplicación específica. | 50.0 % |
Tipos de docencia
| Tipo | Horas presenciales | Horas no presenciales | Horas totales |
|---|---|---|---|
| Magistral | 6 | 0 | 6 |
| P. Laboratorio | 6 | 6 | 12 |
| P. Ordenador | 18 | 39 | 57 |
Actividades formativas
| Denominación | Horas | Porcentaje de presencialidad |
|---|---|---|
| Clases expositivas | 6.0 | 100 % |
| Manejo de equipos e instalaciones experimentales | 12.0 | 50 % |
| Trabajos con equipos informáticos | 57.0 | 96 % |
Sistemas de evaluación
| Denominación | Ponderación mínima | Ponderación máxima |
|---|---|---|
| Asistencia y Participación | 0.0 % | 10.0 % |
| Trabajos Prácticos | 90.0 % | 100.0 % |
Convocatoria ordinaria: orientaciones y renuncia
Se realizará una evaluación continua en base al diseño de varios circuitos. Estos diseños se propondrán durante las semanas lectivas. El alumno los realizará individualmente durante las horas no presenciales. No obstante, se dedicará un tiempo durante las sesiones presenciales para que el profesor resuelva dudas y ayude en el diseño.La renuncia se debe informar por escrito al coordinador de la asignatura con al menos dos semanas de antelación a la finalización del periodo lectivo de la asignatura según el calendario publicado para cada curso académico.
En el caso de que las condiciones sanitarias impidan la realización de una actividad docente y/o evaluación presencial, se activará una modalidad no presencial de la que los/las estudiantes
serán informados puntualmente.
Convocatoria extraordinaria: orientaciones y renuncia
La evaluación se realizará en base a unos trabajos.La renuncia se debe informar por escrito al coordinador de la asignatura con al menos dos semanas de antelación a la finalización del periodo lectivo de la asignatura según el calendario publicado para cada curso académico.
En el caso de que las condiciones sanitarias impidan la realización de una actividad docente y/o evaluación presencial, se activará una modalidad no presencial de la que los/las estudiantes
serán informados puntualmente.
Temario
1. Interconexión de núcleos prediseñados en una FPGA2. Bus wishbone, especificación y diseño propio
3. Bus wishbone, creación de un sistema en base a núcleos propios y otros obtenidos de un servidor de núcleos libres
4. Diseño basado plataformas: creación de un sistema incial en base a núcleos de la librería del fabricante
5. Incorporación de núcleos propios al sistema inicial
6. Simulación, puesta en marcha y test del sistema completo
Bibliografía
Materiales de uso obligatorio
Material compartido a través de la plataforma egela.Bibliografía básica
Documentación de circuitos y herramientas de Xilinx: http://www.xilinx.com/SoC Interconnection: Wishbone: https://opencores.org/howto/wishbone
Enlaces
http://opencores.org/http://www.xilinx.com/tools