XSLaren edukia

Sistema Digitalen Diseinua26847

Ikastegia
Zientzia eta Teknologia Fakultatea
Titulazioa
Ingeniaritza Elektronikoko Gradua
Ikasturtea
2022/23
Maila
4
Kreditu kopurua
6
Hizkuntzak
Gaztelania
Kodea
26847

IrakaskuntzaToggle Navigation

Orduen banaketa irakaskuntza motaren arabera
Irakaskuntza motaIkasgelako eskola-orduakIkaslearen ikasgelaz kanpoko jardueren orduak
Magistrala2030
Mintegia57.5
Gelako p.1015
Laborategiko p.1522.5
Ordenagailuko p.1015

Irakaskuntza-gidaToggle Navigation

Irakasgaiaren Azalpena eta Testuingurua zehazteaToggle Navigation

La asignatura Diseño de Sistemas Digitales es una asignatura optativa de 4º curso del Grado en Ingeniería Electrónica. En particular, la asignatura forma parte de la especialidad "Sistemas Electrónicos de Propósito General".



La asignatura se centra en proporcionar al alumno conocimientos y capacidades que le permitan afrontar un proyecto avanzado de diseño de un sistema digital en diferentes ámbitos de aplicación, utilizando dispositivos lógicos programables y las tecnologías más actuales de diseño con VHDL. Se abordan también de forma específica arquitecturas y diseños para alta velocidad, optimización de recursos y optimización del consumo.

Gaitasunak / Irakasgaia Ikastearen EmaitzakToggle Navigation

El objeto de esta asignatura es proporcionar al alumno conocimientos y capacidades que le permitan afrontar un proyecto avanzado de diseño de un sistema digital en diferentes ámbitos de aplicación, utilizando dispositivos lógicos programables y las tecnologías más actuales de diseño con VHDL. Se abordan también de forma específica arquitecturas y diseños para alta velocidad, optimización de recursos y optimización del consumo.

Eduki teoriko-praktikoakToggle Navigation



Programa



1- Introducción a los sistemas digitales.

Evolución de la tecnología de los circuitos integrados. Ley de Moore. Circuitos integrados estándar. Circuitos integrados de aplicación específica (ASIC).

2- Dispositivos lógicos programables: tecnologías y arquitecturas

Antecedentes: dispositivos PROM, PAL, PLA, SPLD. Dispositivos de lógica programable complejos (CPLDs). Tecnologías EPROM y EEPROM. Matrices de puertas programables (FPGAs). Tecnología SRAM. Familias de dispositivos actuales. Sistemas en un chip programables (SoPC).

3- Metodologías de diseño

Herramientas de ayuda al diseño de sistemas digitales. Flujo de diseño: entrada del diseño, síntesis, simulación e implementación. Los lenguajes de descripción hardware (HDL) estándar: VHDL y Verilog. Otros lenguajes usados en la descripción de sistemas.

4- Diseño de sistemas con VHDL I

Revisión de conceptos básicos del lenguaje VHDL para síntesis. Estructura del código. Tipos de datos, operadores y atributos. Señales y variables. Sentencias concurrentes. Sentencias secuenciales. Ejemplos de diseño: circuitos combinacionales, elementos de memoria, registros, contadores, máquinas de estados.

5- Diseño de sistemas con VHDL II

Diseño jerárquico. Uso de ¿packages¿ y componentes. Componentes genéricos. Diseño de subsistemas típicos: operaciones aritméticas y lógicas, caminos de datos, unidades de control, memorias, etc. Bloques de propiedad intelectual (bloques IP). Eficiencia, portabilidad y escalabilidad del código. Diseño de un sistema digital de interés práctico: especificación, síntesis, simulación e implementación sobre un dispositivo actual.

6- Arquitecturas de alta velocidad

Velocidad del sistema: parámetros de medida. Arquitecturas de alto rendimiento. Arquitecturas de baja latencia. Temporización y señales de reloj.

7- Optimización de recursos

Reutilización de recursos lógicos. Control de la gestión de recursos. Recursos lógicos compartidos. Estructuras de ¿RESET¿: impacto sobre la optimización del área.

8- Optimización del consumo

Consumo de potencia en tecnología CMOS. Términos de consumo en CPLDs y FPGAs. Familias de bajo consumo. Técnicas de reducción del consumo en CPLDs y FPGAs.





Bibliografía básica

* S. Brown and Z. Vranesic, Fundamentals of digital logic with VHDL design, Mc Graw Hill, 3º ed., 2008, ISBN: 978-0-077-22143-0.



Bibliografía de profundización

* S. Kilts, ADVANCED FPGA DESIGN: Architecture, Implementation, and Optimization, John Wiley and Sons, 2007, ISBN: 978-0-470-05437-6.

* P.P. Chu, FPGA PROTOTYPING BY VHDL EXAMPLES, John Wiley and Sons, 2008, ISBN: 978-0-470-18531-5.

* P.P. Chu, RTL HARDWARE DESIGN USING VHDL. Coding for Efficiency, Portability, and Scalability, John Wiley and Sons, 2006, ISBN: 978-0-471-72092-8.



Direcciones de Internet

* Notas de aplicación y bibliografía específica de los principales fabricantes de dispositivos programables: www.xilinx.com y www.altera.com.



MetodologiaToggle Navigation

La materia se desarrolla en clases magistrales (20hs), prácticas (10hs) y seminarios (5hs). Además de las prácticas de aula, la asignatura tiene también prácticas de laboratorio (15hs) y prácticas de ordenador (10 hs).

En la primera mitad de la asignatura se dedican las clases de teoría a presentar los fundamentos de la tecnología de los dispositivos programables, desde los primeros dispositivos hasta su estado actual. Las clases de teoría de la segunda mitad de la asignatura se dedican a desarrollar el lenguaje VHDL. En relación con los temas de teoría se proponen ejercicios de diseño de circuitos y sistemas digitales. Periódicamente se dedica una clase de aula a discutir las soluciones propuestas por los alumnos. El aprendizaje se complementa con el diseño, programación y verificación de sistemas digitales de interés práctico en el laboratorio utilizando herramientas computacionales de ayuda al diseño y tarjetas de desarrollo.

Además, se utilizará la herramienta Moodle como medio de comunicación con el alumno y como plataforma de difusión de material y recursos docentes.

Ebaluazio-sistemakToggle Navigation

  • Ebaluazio Jarraituaren Sistema
  • Azken Ebaluazioaren Sistema
  • Kalifikazioko tresnak eta ehunekoak:
    • Garatu beharreko proba idatzia (%): 60
    • Praktikak egitea (ariketak, kasuak edo buruketak) (%): 30
    • Lanen, irakurketen... aurkezpena (%): 10

Ohiko Deialdia: Orientazioak eta Uko EgiteaToggle Navigation

La evaluación se realizará como sigue:



Prácticas e informes (30%)

Exposición oral de trabajos (10%)

Examen final (60%)

Ezohiko deialdia: Orientazioak eta Uko EgiteaToggle Navigation

La evaluación de esta asignatura será de tipo mixto y constará de:



1. Evaluación continua: 40% de la nota de la asignatura

- Prácticas e informes: 30 %

- Exposición oral de trabajos (10%)

- Si la calificación de la evaluación continua en la convocatoria ordinaria supera 5/10 se mantendrá dicha calificación para la convocatoria extraordinaria. Si la calificación de la evaluación continua en la convocatoria ordinaria no supera 5/10 se propondrán actividades de refuerzo. A aquellos alumnos que no hayan realizado la exposición de trabajos propuestos por

el profesor durante el curso se les podrá solicitar que realicen estos trabajos para aprobar la asignatura.



2. Prueba final individual: 60% de la nota de la asignatura

- Consistirá en una prueba escrita que constará de problemas a resolver, cuestiones de teoría aplicadas a los problemas propuestos y preguntas relacionadas con las prácticas de laboratorio.



La calificación final se obtendrá de la media ponderada de las calificaciones previas, pero es necesario obtener una nota mínima de 5 sobre 10 en la prueba final individual.



Aquellos alumnos que no hayan realizado las prácticas de laboratorio (o sólo hayan asistido de forma parcial injustificada) deberán realizar un examen de prácticas de laboratorio, que podrá incluir la redacción de informes, para aprobar la asignatura.

Para renunciar a la convocatoria extraordinaria será suficiente con no presentarse a la misma.

Nahitaez erabili beharreko materialaToggle Navigation

Página WEB de la asignatura en eGela

BibliografiaToggle Navigation

Oinarrizko bibliografia

* S. Brown and Z. Vranesic, Fundamentals of digital logic with VHDL design, Mc Graw Hill, 3º ed., 2008, ISBN: 978-0-077-22143-0.

Gehiago sakontzeko bibliografia

* S. Kilts, ADVANCED FPGA DESIGN: Architecture, Implementation, and Optimization, John Wiley and Sons, 2007, ISBN: 978-0-470-05437-6.
* P.P. Chu, FPGA PROTOTYPING BY VHDL EXAMPLES, John Wiley and Sons, 2008, ISBN: 978-0-470-18531-5.
* P.P. Chu, RTL HARDWARE DESIGN USING VHDL. Coding for Efficiency, Portability, and Scalability, John Wiley and Sons, 2006, ISBN: 978-0-471-72092-8.

Web helbideak

* Notas de aplicación y bibliografía específica de los principales fabricantes de dispositivos programables: www.xilinx.com y www.altera.com.

5., 6. eta salbuespenezko deialdien epaimahaiaToggle Navigation

  • DEL CAMPO HAGELSTROM, INES JULIANA
  • SAGASTABEITIA BURUAGA, IBON
  • VARONA FERNANDEZ, MARIA AMPARO

TaldeakToggle Navigation

01 Teoriakoa (Gaztelania - Goizez)Erakutsi/izkutatu azpiorriak

Egutegia
AsteakAstelehenaAstearteaAsteazkenaOstegunaOstirala
1-15

08:30-09:30 (1)

08:30-09:30 (2)

01 Mintegia-1 (Gaztelania - Goizez)Erakutsi/izkutatu azpiorriak

Egutegia
AsteakAstelehenaAstearteaAsteazkenaOstegunaOstirala
14-14

15:00-20:00 (1)

01 Gelako p.-1 (Gaztelania - Goizez)Erakutsi/izkutatu azpiorriak

Egutegia
AsteakAstelehenaAstearteaAsteazkenaOstegunaOstirala
1-15

08:30-09:30 (1)

01 Laborategiko p.-1 (Gaztelania - Goizez)Erakutsi/izkutatu azpiorriak

Egutegia
AsteakAstelehenaAstearteaAsteazkenaOstegunaOstirala
5-5

15:00-19:00 (1)

8-10

15:00-19:00 (2)

14-14

15:00-19:00 (3)

01 Ordenagailuko p.-1 (Gaztelania - Goizez)Erakutsi/izkutatu azpiorriak

Egutegia
AsteakAstelehenaAstearteaAsteazkenaOstegunaOstirala
3-4

15:00-18:00 (1)

6-6

15:00-18:00 (2)