Irakasgaia Ikastearen Emaitzak:



1. Cache memoriaren diseinu-parametroak ulertzea.

2. Cache memoriak programen exekuzioan duen eragina aztertzea.

3. Prozesadore segmentatuen diseinu eta funtzionamendua ulertzea.

4. Prozesadorearen eraginkortasuna handitzeko erabiltzen diren oinarrizko optimizazioak ulertzea.

5. Hari mailako paralelismoa ezagutzea.

6. Paralelismoa erabiltzea aplikazio sinple batzuk programatzeko, datu-dependentziak, sinkronizazioa eta atazen banaketa kontuan hartuta.

1. Cache memoria

1.1. Sarrera. Memoria-hierarkia.

1.2. Ezaugarri orokorrak: tamaina, edukia eta blokea.

1.3. Diseinu-parametroak: egitura, ordezkapen-algoritmoa eta idazketa-politika.

1.4. Ariketak. Hautazko praktika bat.

2. Prozesadore segmentatuak

2.1. Motibazioa: prozesadoreen eraginkortasuna.

2.2. Oinarrizko prozesadore segmentatu baten diseinua: DLX prozesadorea.

2.3. Datu- eta kontrol-dependentziak.

2.4. Segmentazio-eredu aurreratuak (sarrera).

2.5. Konpilazio-teknikak prozesadore segmentatuetan.

2.6. Ariketak.

3. Prozesadore anitzeko sistemen oinarriak

3.1. Sarrera. Flynn-en sailkapena. Eraginkortasuna.

3.2. Prozesuen sinkronizazioa eta atazen banaketa SMP sistemetan.

3.3. Memoria partekatuko aplikazio paraleloen programazioa: OpenMP (sarrera).

3.4 Ariketak eta aplikazio paralelo batsortzea.

C programazio-lengoaiaren oinarriak.

Ikasgaiaren lehenengo bi gaietan, ohiko teoria- eta ariketa-eskolak izango dira. Irakaskuntza-prozesuan, metodologia aktiboak eta ikasketa kooperatiboa erabiliko dira.

Hirugarren gaian,teoria eskolak eta laborategiko saioak nahastuko dira. Horrez gain, programa bat paralelizatu beharko da, eta dagokion txosten teknikoa idatzi.

Bi aukera daude ikasgaia gainditzeko.



a. Ebaluazio/ikasketa jarraitua. Hasieran lehenetsitako ebaluazio modua da, eta bakarrik ohiko deialdirako. Parte-hartze aktibo eta jarraitua eskatzen da: eskoletara eta laborategietara etortzea (salbuespenak salbuespen), ariketak/lanak entregatzea, eta ebaluazio-probak, praktikak eta aurkezpenak egitea. Baldintza horiek bete ezean, ebaluazio globalera igaro beharko da.

Ebaluazioa honela egingo da: azterketa idatziak (% 72,5), ariketak (% 5) eta lan praktikoa (%22,5).



b. Ebaluazio globala. Kurtsoa ezin edo nahi ez bada aurreko moduan jarraitu, ebaluazio globala aukeratu daiteke. Kasu horretan, honela ebaluatuko da ikasgaia: azterketa idatzia (% 80) eta lan praktikoa (% 20).



c. Berriz ere konfinamenduan sartuz gero ebaluazio-probak modu telematikoan egingo dira, eGelako galdetegien, elkarrizketen edota entregen bidez eta BBC bidezko konexioa erabiliz.

Oinarrizko bibliografia

1. Hennessy J.L., Patterson D.A.

Computer Architecture: A Quantitative Approach. (6. ed.). Morgan Kaufmann, 2019.

Konputagailuen arkitektura. Hurbilketa kuantitatibo bat. (4 ed.). UPV/EHU, 2008.

Arquitectura de computadores: un enfoque cuantitativo. (1. ed.). McGraw-Hill, 1993.

Hainbat eta hainbat informazio on-line (gardenkiak, eranskinak...] helbide honetan: https://www.elsevier.com/books-and-journals/book-companion/9780128119051



2. Patterson D.A., Hennessy J.L.

Computer Organization and Design: The Hardware/Software Interface. (5. ed.). M. Kaufmann, 2013.

Estructura y diseño de computadores. La interfaz hardware/software. (4. ed.). Reverté, 2011.



3. Ortega J., Anguita M., Prieto A.: Arquitectura de Computadores. Thomson, 2005.



4. Stalling W.

Computer Organization and Architecture. Designing for performance. (8. ed.). Pearson, 2010.

Organización y Arquitectura de Computadores (7. ed.). Pearson - Prentice Hall, 2006.

http://williamstallings.com/COA/COA7e.html



5. Chandra R. et al.: Parallel Programming in OpenMP. Morgan Kaufmann, 2001.



6. Almeida F., Giménez D., Mantas J.M., Vidal A.M.: Introducción a la programación paralela. Paraninfo, 2008.

Gehiago sakontzeko bibliografia

- Culler D.E., Singh J.P.: Parallel Computer Architecture. A Hardware/Software Approach. M. Kaufmann, 1999.
- Chapman B. et al.: Using OpenMP. Portable shared memory parallel programming. The MIT Press, 2008.
- Pacheco P.S.: An introduction to Parallel Programming. M. Kaufmann, 2011.
- Nemirovsky M., Tullsen D.: Multithreading Architecture. Morgan & Claypool Pub., 2013.
- Hughes C.: Single-Instruction Multiple-Data execution. Morgan & Claypool Pub., 2015.
- Scott M.L.: Shared memory synchronization. Morgan & Claypool Pub., 2013.
- Sorin D.J., Hill M.D., Wood D.A.: A primer on memory consistency and cache coherence. M. & C. Pub., 2011.

Aldizkariak

Informazio asko arloko aldizkarietan: IEEE Computer, IEEE Micro, ACM, BYTE,etab.