Gaia

XSLaren edukia

Elkar-simulazioa FPGA-tan gauzatutako sistemak egiaztatzeko

Gaiari buruzko datu orokorrak

Modalitatea
Ikasgelakoa
Hizkuntza
Gaztelania

Irakasgaiaren azalpena eta testuingurua

La co-simulación HDL y HIL son herramientas de gran utilidad en el flujo de diseño y verificación basado en modelo de sistemas de procesamiento digital. Estas herramientas resultan aun más indispensables cuando se trata de verificar el diseño de controladores digitales de alto rendimiento sobre FPGAs, ya que ello implica la co-simulación de sistemas realimentados en los que la respuesta del sistema, una vez consideradas las particularidades del diseño digital, es muy complicada de predecir.

En esta asignatura se analizan los fundamentos de la co-simulación HDL y HIL, y se practica de forma intensiva con las herramientas de co-simulación de Xilinx y Mathworks, es decir, Simulink+System Generator. El objetivo es proporcionar al alumnado una formación básica pero sólida y práctica en la práctica de la co-simulación HDL.

Irakasleak

IzenaErakundeaKategoriaDoktoreaIrakaskuntza-profilaArloaHelbide elektronikoa
BASTERRECHEA OYARZABAL, KOLDOBIKAEuskal Herriko UnibertsitateaUnibertsitateko Irakaslego TitularraDoktoreaElebidunaTeknologia Elektronikoakoldo.basterretxea@ehu.eus
IBARRA BASABE, EDORTAEuskal Herriko UnibertsitateaIrakaslego AgregatuaDoktoreaElebidunaTeknologia Elektronikoaedorta.ibarra@ehu.eus
MARTINEZ CORRAL, UNAIEuskal Herriko UnibertsitateaElebidunaTeknologia Elektronikoaunai.martinezcorral@ehu.eus

Gaitasunak

IzenaPisua
Habilidad para identificar, formular y resolver problemas de Electrónica aplicada a las Comunicaciones o al Control.50.0 %
Capacidad de aplicar metodologías modernas y buenas prácaticas en el desarrollo de productos tecnológicos.50.0 %

Irakaskuntza motak

MotaIkasgelako orduakIkasgelaz kanpoko orduakOrduak guztira
Magistrala6915
Laborategiko p.121830
Ordenagailuko p.121830

Irakaskuntza motak

IzenaOrduakIkasgelako orduen ehunekoa
Azalpenezko eskolak10.0100 %
Banakako eta/edo taldeko lana5.00 %
Ekipo eta instalazio esperimentalak erabiltzea0.00 %
Lanak ekipo informatikoekin18.067 %
Ordenagailuko praktikak, irteerak, bisitak12.0100 %

Ebaluazio-sistemak

IzenaGutxieneko ponderazioaGehieneko ponderazioa
Bertaratzea eta Parte-hartzea0.0 % 10.0 %
Lan praktikoak90.0 % 100.0 %

Irakasgaia ikastean lortuko diren emaitzak

EXPLICAR LAS VENTAJAS DE LA COSIMULACIÓN PARA LA VERIFICACIÓN DE CONTROLADORES DIGITALES IMPLEMENTADOS EN FPGAS.

· RECONOCER LAS DIFERENCIAS FUNDAMENTALES ENTRE LA COSIMULACIÓN HDL Y LA COSIMULACIÓN HIL.

· ANALIZAR LOS PROBLEMAS ASOCIADOS AL SINCRONISMO EN LA COSIMULACIÓN DE CONTROLADORES DIGITALES EN TIEMPO REAL.

· INTERPRETAR CORRECTAMENTE LA INTERACCIÓN TEMPORAL ENTRE SUBSISTEMAS EN LA COSIMULACIÓN DE SISTEMAS MULTIRATE.

· APLICAR LOS CONOCIMIENTOS ADQUIRIDOS A LA COSIMULACIÓN HDL DE UN SISTEMA REALIMENTADO SENCILLO QUE CONTENGA UN CONTROLADOR DIGITAL REALIZADO SOBRE UNA FPGA.

· APLICAR LOS CONOCIMIENTOS ADQUIRIDOS A LA COSIMULACIÓN HIL DE UN SISTEMA REALIMENTADO SENCILLO QUE CONTENGA UN CONTROLADOR DIGITAL REALIZADO SOBRE UNA FPGA.

Ohiko deialdia: orientazioak eta uko egitea

La evaluación será continua, valorándose:

1. Asistencia a las sesiones magistrales, seminarios y sesiones prácticas.

2. Entrega puntual de las tareas propuestas en las sesiones magistrales y prácticas, y calidad de las mismas.

3. Trabajo final (ejemplo de aplicación con ontroladores realimentados): entrega de la memoria final.



Se habilitará un plazo prorrogado de un mes tras la finalización de las clases para la corrección y subsanación de errores en las tareas entregadas.

Ezohiko deialdia: orientazioak eta uko egitea

Aplican las mismas condiciones que en la convocatoria ordinaria.

Dependiendo del rendimineto de cada alumno en la convocatoria ordinaria, se establecerán nuevos plazos para la elaboración de tareas y trabajos y para la entrega de los correspondinetes informes y memorias.



NOTA: En el caso de que las condiciones sanitarias impidan la realización de una actividad docente y/o evaluación presencial, se activará una modalidad no presencial de la que los/las estudiantes serán informados puntualmente.

Irakasgai-zerrenda

SESONES TEÓRICAS

1. Cosimulación HDL y cosimulación HW. Conceptos generales y herramientas

2. Herramientas de generación automática de código HDL sintetizable. Matlab HDL coder y Xilinx System Generator.

3. Herramientas de cosimulación HDL y cosimulación Hardware in ther Loop (HIL). Simulink y Xilinx System Generator.

4. Cosimulación HDL y cosimulación HIL de controladores realimentados. Sincronismo y sistemas multirate.



SEISONES PRÁCTICAS

1. Generación de VHDL sintetizable con Matlab HDL coder.

2. Cosimulación HDL y generación de código VHDL sintetizable con Xilinx System Generator.

3. Importar código VHDL para cosimulación en Simulink: uso del Black Box.

4. Generación de bloques compilados para cosimulacióin HIL con FPGAs.

5. Cosimulación HDL de un controlador realimentado.

6. Cosimulación HIL de un controlador realimentado implementado sobre FPGA.

Bibliografia

Nahitaez erabili beharreko materiala

• Los artículos y extractos bibliográficos recomendados por el profesor.



• Manuales de usuario de Mathworks: Simulink y HDL coder.



• Manuales de usuario de Xilinx System Generator.



Oinarrizko bibliografia

• Mathworks HDL coder User's Guide

• Mathworks HDL verifier User’s Guide

• Xilinx Vivado Design Suite User Guide: Model-based DSP design using System Generator

Estekak

http://www.xilinx.com/



http://es.mathworks.com/



XSLaren edukia

Iradokizunak eta eskaerak