XSLaren edukia

Sistema Digitalen Laborategia27383

Ikastegia
Bilboko Ingeniaritza Eskola
Titulazioa
Telekomunikazio Teknologiaren Ingeniaritzako Gradua
Ikasturtea
2022/23
Maila
4
Kreditu kopurua
4.5
Hizkuntzak
Gaztelania
Kodea
27383

IrakaskuntzaToggle Navigation

Orduen banaketa irakaskuntza motaren arabera
Irakaskuntza motaIkasgelako eskola-orduakIkaslearen ikasgelaz kanpoko jardueren orduak
Magistrala7.511.25
Laborategiko p.12.518.75
Ordenagailuko p.2537.5

Irakaskuntza-gidaToggle Navigation

Irakasgaiaren Azalpena eta Testuingurua zehazteaToggle Navigation

Sistema Digitalen Laborategia derrigorrezko irakasgaia da Telekomunikazio Teknologiaren Ingeniaritzako Graduaren Sistema Elektronikoak berezitasunean.



Helburu nagusia FPGA baten zirkuitu digital konplexuen deskribapenerako behar diren gaitasunak bereganatzea da. Sistema prozesadore batetik abiatuta, horrek erabili ditzakeen aplikazioaren araberako zirkuituen diseinua eta exekutatu beharreko softwarearen deskribapena sortzeko ezagutzak lantzen dira. Honen moduko sistema digitalak, sistema mistoak deritzogunak, oso malguak dira eta inguruko industriak lan horretan adituak diren profesionalak eskatzen ditu.



Elektronika Digitala eta Sistema Digitalak irakasgaiak dira oinarri. Hauetan ikasitakoa sakondu, batu eta batera erabiltzen da. Ikasten dena plataformetan oinarritutako diseinuen oinarria da.

Gaitasunak / Irakasgaia Ikastearen EmaitzakToggle Navigation

Irakasgai honetan M05 Sistema Elektronikoak moduluko M05SE4 eta M05SE5 gaitasunak lantzen dira.





Jarraian irakasgaiaren ezagutza-helburu garrantzitsuenak adierazten dira:

- FPGA gailuen barne arkitektura.

- Diseinu digital sinkronoak behar dituen oinarrizko zirkuituen deskribapen egokia.

- FPGA gailuetan oinarritutako diseinu konplexuen sintesi eta inplementazio prozesuak.

- Sistema prozesadore batetik abiatuta, horrek erabili ditzakeen aplikazioaren araberako zirkuituen diseinua eta exekutatu beharreko softwarearen deskribapena.

- Zirkuitu mistoen ko-simulazioa eta barne-analisi logikoa.

- FPGA gailuen bidez diseinatutako sistema digitalen dokumentazioa espezifikazio orria eta ereduzko diseinua erabilita.

Eduki teoriko-praktikoakToggle Navigation

1 gaia: Diseinu elektroniko aurreratua FPGA gailuekin

VHDL bidezko zirkuituen deskribapena FPGA gailuetara bideratuta

Diseinu sinkronoa

Erlojuen kudeaketa

Diseinu-murrizketen kudeaketa



2 gaia: Soft-prozesadore txikietan oinarritutako diseinua

Zirkuitu-mistoen arkitektura

8 bitetako soft-prozesadorea

Prozesadorearen softwarearen diseinua



3 gaia: hardwarea eta softwarearen integrazioa FPGA barruan

Softwarearen integrazioa FPGAren diseinu fluxuan

Ko-simulazioa: zirkuituen eta programen simulazio bateratua

MetodologiaToggle Navigation

Oso modu praktikoan lan egiten da irakasgaian.



Laborategian banaka eta taldean ere bai ikasten da. Zenbait proiektu erabat gidatuak dira eta beste batzuk alde askea daukate, ikasleen irudimena eta autonomia suspertzeko. Lanaren plangintza, gelan eta gelatik kanpoko ikasketa, idatzizko eta ahozko adierazpena, erantzunen argudioa, bibliografia-bilaketak eta ingelesaren erabilera lantzen dira.



Eskola magistraletan azaldutako oinarrizko kontzeptuak ikasleak bere kabuz sakonago landu behar ditu eta laborategiko saioetan modu praktikoan erabiltzen dira.



Osasun egoerak aurrez-aurreko irakaskuntza edota ebaluazioa eragotziz gero, onlineko jarduerara joko da eta ikasleei aldaketa horren berri emango zaie.

Ebaluazio-sistemakToggle Navigation

  • Ebaluazio Jarraituaren Sistema
  • Azken Ebaluazioaren Sistema
  • Kalifikazioko tresnak eta ehunekoak:
    • Test motatako proba (%): 10
    • Banakako lanak (%): 15
    • alde lanak (arazoen ebazpenak, proiektuen diseinuak) (%): 75

Ohiko Deialdia: Orientazioak eta Uko EgiteaToggle Navigation

Ohiko deialdian irakasgaiaren ebaluazioa modu jarraituan egiten da. Ekintza ezberdinen haztapena honako hau da:



Test (% 10)



Banaka egindako oinarrizko praktikak (% 15)



Taldean egindako azken praktika (% 75)



Uko egitea indarreko araudiak adierazitakoaren arabera eskatu beharko da.



Ebaluazio jarraitua egiten ez duen ikasleak edo, horri uko eginda, ohiko deialdiko azken probara aurkezten ez den ikasleak, Ez Aurkeztua nota izango du.



Osasun egoerak aurrez aurreko irakaskuntza edota ebaluazioa eragotziz gero, onlineko jarduerara joko da eta ikasleei aldaketa horren berri emango zaie.

Ezohiko deialdia: Orientazioak eta Uko EgiteaToggle Navigation

Ezohiko deialdian ebaluazioa lan batzuetan oinarrituta egingo da.



Lan horiek egiten ez dituen ikasleak Ez Aurkeztua nota izango du.

Nahitaez erabili beharreko materialaToggle Navigation

Irakasgaiaren egela plataforman dagoen dokumentazioa.

BibliografiaToggle Navigation

Oinarrizko bibliografia

Floyd, T.L., Fundamentos de sistemas digitales, 7a edición, Prentice Hall, 2001

Wakerly, J. F., Digital Design. Principles and Practices, Prentice Hall, 2000

Uyemura, J. P., Diseño de sistemas digitales. Un enfoque integrado; Thomson Learning, 2000

Xilinx Inc, Xilinx ISE In-Depth Tutorial (UG695), http://www.xilinx.com

Xilinx Inc, Xilinx UG129 PicoBlaze 8-bit Embeded Microcontroller User Guide, http://www.xilinx.com

Gehiago sakontzeko bibliografia

Ashenden, Peter J, "The designer's guide to VHDL".

Aldizkariak

Xcell online, https://www.xilinx.com/about/xcell-publications/xcell-journal.html

Web helbideak

http://www.xilinx.com
http://www.opencores.org

5., 6. eta salbuespenezko deialdien epaimahaiaToggle Navigation

  • ASTARLOA CUELLAR, ARMANDO FERMIN
  • BIDARTE PERAITA, UNAI
  • LAZARO ARROTEGUI, JESUS

TaldeakToggle Navigation

16 Teoriakoa (Gaztelania - Arratsaldez)Erakutsi/izkutatu azpiorriak

Egutegia
AsteakAstelehenaAstearteaAsteazkenaOstegunaOstirala
1-1

15:00-16:00 (1)

2-2

15:00-16:00 (2)

3-3

15:00-16:00 (3)

5-5

15:00-16:00 (4)

7-7

15:00-16:00 (5)

9-9

15:00-16:00 (6)

11-11

15:00-16:00 (7)

13-13

15:00-16:00 (8)

Irakasleak

Ikasgela(k)

  • S1B 32 L - BILBOKO INGENIERITZA G.E.T. (1)
  • S1B 32 L - BILBOKO INGENIERITZA G.E.T. (2)
  • S1B 32 L - BILBOKO INGENIERITZA G.E.T. (3)
  • S1B 32 L - BILBOKO INGENIERITZA G.E.T. (4)
  • S1B 32 L - BILBOKO INGENIERITZA G.E.T. (5)
  • S1B 32 L - BILBOKO INGENIERITZA G.E.T. (6)
  • S1B 32 L - BILBOKO INGENIERITZA G.E.T. (7)
  • S1B 32 L - BILBOKO INGENIERITZA G.E.T. (8)

16 Laborategiko p.-1 (Gaztelania - Arratsaldez)Erakutsi/izkutatu azpiorriak

Egutegia
AsteakAstelehenaAstearteaAsteazkenaOstegunaOstirala
4-4

15:00-16:00 (1)

6-6

15:00-16:00 (2)

11-14

16:00-18:30 (3)

14-14

15:30-16:00 (4)

Irakasleak

Ikasgela(k)

  • S1B 32 L - BILBOKO INGENIERITZA G.E.T. (1)
  • S1B 32 L - BILBOKO INGENIERITZA G.E.T. (2)
  • S1B 32 L - BILBOKO INGENIERITZA G.E.T. (3)
  • S1B 32 L - BILBOKO INGENIERITZA G.E.T. (4)

16 Ordenagailuko p.-1 (Gaztelania - Arratsaldez)Erakutsi/izkutatu azpiorriak

Egutegia
AsteakAstelehenaAstearteaAsteazkenaOstegunaOstirala
1-10

16:00-18:30 (1)

Irakasleak

Ikasgela(k)

  • S1B 32 L - BILBOKO INGENIERITZA G.E.T. (1)