En la asignatura Estructura de Computadores (primer curso del Grado en Ingeniería Informática) se ha analizado la arquitectura básica de un computador von Neumann. Partiendo de estos conceptos, esta asignatura resume las principales técnicas utilizadas para aumentar el rendimiento de un computador.



En el primer tema se analizará la memoria cache como un elemento de mejora del rendimiento en el acceso a la información (instrucciones y datos) almacenada en el sistema de memoria. En el segundo tema se estudiarán los fundamentos de las arquitecturas segmentadas, así como las técnicas de compilación principalmente utilizadas en este tipo de máquinas. Finalmente, el tercer tema analiza las características básicas de los sistemas paralelos, aquellos que utilizan más de un procesador, centrándonos en los sistemas paralelos de memoria compartida.



Partiendo de esta base, en las asignaturas del siguiente curso (Procesadores de Alto Rendimiento y Sistemas de Cómputo Paralelo, de la especialidad en Ingeniería de Computadores) daremos un paso más. Por una parte, estudiando técnicas avanzadas para el aumento del rendimiento de los procesadores, y, por otra, en el área del paralelismo veremos los sistemas de memoria distribuida.



Se trata pues de una asignatura básica en el área de arquitectura de computadores que, por una parte, proporciona la base suficiente para poder profundizar en las asignaturas de la especialidad de Ingeniería de Computadores y, por otra parte, imparte unos conocimientos genéricos al estudiantado que elija alguna de las otras dos especialidades de la titulación, siempre teniendo en cuenta la práctica profesional.



Esta asignatura proporciona una capacitación profesional adecuada del estudiantado en el área de la organización de los sistemas informáticos.

Resultados de aprendizaje de la asignatura:

1. Identificar y analizar los parámetros de diseño de las memorias cache.

2. Analizar la influencia de la memoria cache en la ejecución eficiente de los programas.

3. Entender el diseño y el funcionamiento de un procesador segmentado

4. Analizar algunas optimizaciones de código para mejorar el rendimiento del procesador.

5. Enunciar y aplicar los conceptos de paralelismo en entornos de memoria compartida

6. Programar aplicaciones sencillas de forma paralela afrontando aspectos como las dependencias de datos, la sincronización y el reparto de carga.

1.-MEMORIA CACHE

1.1.-Introducción: jerarquía de memoria.

1.2.-Características generales: tamaño, contenido, bloque.

1.3.-Parámetros de diseño: correspondencia, algoritmo de reemplazo, política de escritura.

1.4.-Ejercicios. Trabajo práctico opcional.



2.-PROCESADORES SEGMENTADOS

2.1.-Motivación: aumento del rendimiento del procesador.

2.2.-Diseño de un procesador segmentado: DLX.

2.3.-Dependencias de datos y de control.

2.4.-Introducción a los procesadores multiciclo y superescalares.

2.5.-Técnicas de compilación para procesadores segmentados.

2.6.-Ejercicios.



3.-INTRODUCCIÓN A LOS SISTEMAS DE CÓMPUTO PARALELO

3.1.-Introducción. Computadores paralelos. Clasificación de Flynn. Rendimiento.

3.2.-Computadores paralelos de memoria compartida: sincronización y reparto de carga.

3.3.-Programación de multiprocesadores: OpenMP.

3.4.-Desarrollo de una aplicación paralela.



FUNDAMENTOS DEL LENGUAJE DE PROGRAMACIÓN C

Los dos primeros temas de la asignatura se impartirán teniendo en cuenta dos tipos de actividades presenciales, clases magistrales y clases de ejercicios, de forma colaborativa y activa.



Por su parte, el tercer tema se impartirá combinando clases magistrales y sesiones de laboratorio, tras lo cual habrá que paralelizar una aplicación y generar el correspondiente informe técnico en grupos de dos personas.

• Sistema de Evaluación Continua
• Sistema de Evaluación Final
• Herramientas y porcentajes de calificación:
  • Los porcentajes y métodos de evaluación se especifican en el siguiente apartado (%): 100

La asignatura tiene dos modos de evaluación:

a) Evaluación continua. Es el modo de evaluación predeterminado y se utilizará sólo en la convocatoria ordinaria. Requiere participación activa y continua del alumnado: asistencia a las clases y laboratorios, entrega de ejercicios y trabajos, y realización de las correspondientes pruebas de evaluación, prácticas y presentaciones. En caso de no cumplir estas condiciones se pasará al modelo de evaluación global.



La evaluación consistirá en: exámenes escritos (77,5%) y trabajo práctico (22,5%). Tanto en los exámenes escritos como en el trabajo práctico, la nota mínima exigida es de 4 puntos.



Para renunciar a la convocatoria bastará con abandonar la evaluación continua antes de la finalización de la misma y no presentarse al último examen.



b) Evaluación global (o de conjunto). En caso de no seguir la asignatura en evaluación continua se optará por este modelo de evaluación: examen escrito (80%) y trabajo práctico (20%). Para aprobar la asignatura es necesario obtener al menos 4 puntos tanto en el examen escrito como en el trabajo práctico.

Para renunciar a la convocatoria bastará con no presentarse al examen escrito.



El estudiantado que, cumpliendo las condiciones para continuar en el sistema de evaluación continua, decidiese optar por la evaluación global, deberá informar por escrito (email) al profesorado responsable de la asignatura como muy tarde tras la evaluación de la segunda prueba de la evaluación continua.

En la convocatoria extraordinaria la única opción será la evaluación de conjunto.

Bibliografía básica

1. Hennessy J.L., Patterson D.A.

Computer Architecture: A Quantitative Approach. (6. ed.). Morgan Kaufmann, 2019.

Konputagailuen arkitektura. Hurbilketa kuantitatibo bat. (4 ed.). UPV/EHU, 2008.

Arquitectura de computadores: un enfoque cuantitativo. (1. ed.). McGraw-Hill, 1993.

Información on-line (transparencias, anexos...): https://www.elsevier.com/books-and-journals/book-companion/9780128119051



2. Patterson D.A., Hennessy J.L.

Computer Organization and Design: The Hardware/Software Interface. (5. ed.). M. Kaufmann, 2013.

Estructura y diseño de computadores. La interfaz hardware/software. (4. ed.). Reverté, 2011.



3. Ortega J., Anguita M., Prieto A.: Arquitectura de Computadores. Thomson, 2005.



4. Stalling W.

Computer Organization and Architecture. Designing for performance. (8. ed.). Pearson, 2010.

Organización y Arquitectura de Computadores (7. ed.). Pearson - Prentice Hall, 2006.

http://williamstallings.com/COA/COA7e.html



5. Chandra R. et al.: Parallel Programming in OpenMP. Morgan Kaufmann, 2001.



6. Almeida F., Giménez D., Mantas J.M., Vidal A.M.: Introducción a la programación paralela. Paraninfo, 2008.

Bibliografía de profundización

- Culler D.E., Singh J.P.: Parallel Computer Architecture. A Hardware/Software Approach. M. Kaufmann, 1999.
- Chapman B. et al.: Using OpenMP. Portable shared memory parallel programming. The MIT Press, 2008.
- Pacheco P.S.: An introduction to Parallel Programming. M. Kaufmann, 2011.
- Nemirovsky M., Tullsen D.: Multithreading Architecture. Morgan & Claypool Pub., 2013.
- Hughes C.: Single-Instruction Multiple-Data execution. Morgan & Claypool Pub., 2015.
- Scott M.L.: Shared memory synchronization. Morgan & Claypool Pub., 2013.
- Sorin D.J., Hill M.D., Wood D.A.: A primer on memory consistency and cache coherence. M. & C. Pub., 2011.

Revistas

Revistas técnicas del área: IEEE computer, IEEE Micro, ACM, BYTE...

Direcciones web

Páginas web de los fabricantes: INTEL, AMD, IBM, etc.
Otras direcciones de interés: http://www.top500.org, http://www.openmp.org