Zirkuitu elektroniko askok datu-transferentzia ugari kontrolatu behar dituzte oso abiadura handian: makina paketatzaile, etiketak jartzeko makina edo makina fresatzaileen moduko makina industrialak, imprimagailu, plotter edo grabadoren moduko ordenagailuen periferikoak, ikus-entzunezko ekipamenduak, telefono mugikorrak, eta abar. Gaur egungo teknologiak sistema konplexu hauek behar dituzten funtzionalitate gehienak zirkuitu integratu bakar batean (SoC, "System-on-Chip") biltzea baimentzen du. Tesi honek SoC bat eratzen duten moduluen arteko datu-transferentziak kontrolatzeko arkitektura malgu eta eskalagarri bat proposatzen du.

Abiapuntua aplikazio esparru zabal baterako egokia den SoC eredu orokor baten espezifikazioa da. Sistema honen definizioa eta diseinua estandarra den konexio-arkitektura baten bitartez elkarlotutako elementu edo core batzuetan oinarritzen da. Aukeratutako topologiak abiadura altuan ematen diren datu-transferentzien kontrolean bakarrik jarduten duten kontroladore eta bus bat erabiltzen ditu.

Proposatutako arkitektura berrerabiliz diseinatutako edozein aplikaziorentzat egokia den simulazio plataforma bat garatu da gainera. Honek bi lan baimentzen ditu: sistemaren funtzionalitatearen egiaztapena eta transferentzia-abiadura edo latentzia bezalako ezaugarrien analisia. Analisi hau aldi bereko transferentzia kopurua, datu-unitate mota eta SDRAM memoria batean eginiko atzipen mota bezalako aldagaien arabera egin daiteke.

Azkenik zirkuitu guztiak bi fabrikatzaile ezberdinen bi FPGA moduko osagai elektronikotan implementatu dira. Lan honek hiru helburu ditu: funtzionamendua benetako txartel elektronikoetan balidatu, hardware deskribapenen (erregistroen transferentzia mailan -RTL, "Register Transfer Level"- eta VHDL erabilita eginda) teknologiarekiko mendekotasuna aztertu eta implementazio ezberdinen azalera eta abiadura ezaugarrien emaitzak alderatu.