Eduki publikatzailea

ESTIMA: FPGAetan sintetizaturiko sistema konplexuen azalera eta abiadura balioetsi. S-PE08UN27

Denboraldia:
2008-tik 2009 arte
Finantzaketa egin duen erakundea:
Eusko Jaurlaritza/Gobierno Vasco (SAIOTEK programa)
Deskribapena:

Baterako diseinu fisiko-logikoan zehaztu behar da zein funtzio burutzen duen egokiago prozesadore programagarriak eta zein, betebehar horretarako diseinaturiko periferikoek. Erabaki hau ez da inondik inora begi-bistakoa eta, egiteko asmoz, konponbide batzuk ebaluatu eta konparatu behar dira. Horretarako, diseinu elektronikorako aplikazio informatikoak erabili behar dira. Hala ere, konputagailuen laguntza gorabehera, Elektronikaren merkatuak, batez ere kontsumokoarenak, ez ditu ekoizteko epe luzeak onartzen; hortaz, arkitektura desberdinen ezaugarriak balioetsi besterik ez dago. Atal horretan diseinu tresnak eskasak dira. Beraz, helburua hauxe da:FPGAetan sistema elektroniko konplexuak diseinatzean, beteriko baliabide elektronikoak eta laneko abiadurarik handiena balioesteko algoritmoak topatzea.