Eduki publikatzailea

Sistem-on-Chip arkitektura mikrosegundu azpiko sinkronizazio sistemetarako

Doktoregaia:
Naiara Moreira Ciruelos
Urtea:
2017
Zuzendaria(k):
Armando Astarloa Cuellar
Deskribapena:

Tesi honetan, Zehaztasun Denbora Protokoloaren (PTP) babes zibernetikoari lotutako arazoei aurre egiteko asmoa dago. Komunikazio protokolo sentikorrenetako bat da estandarizazio organoek aztertutakoen artean, etorkizuneko Smart Grids edo sare elektriko adimendunetan aplikatzeko. PTPren eginkizuna gailu nagusi batetik denbora erreferentzia bat banatzea da sare bereko gainerako gailu esklaboei. Protokoloa oso kaltebetra da, mikrosegundo bakarreko errorea sartuz gero, ekipo elektrikoen babes funtzioetan arazo larriak sor daitezke, edota bere eragiketa gelditu.

Horretarako, gailu birkonfiguragarrietan oinarritutako Sistem-on-Chip arkitektura berria proposatu da, PTP protokoloaren eta MACsec segurtasun estandar ezaguna integratzeko. Gailu birkonfiguragarri modernoek eskaintzen duten malgutasuna ustiatu egin da arkitektura diseinatzeko, non hardware eta softwarearen prozesamendua batera aritzen diren. Emaitza esperimentalek MACsec erabiliz sinkronizazioa industrial inguruneetan erabiltzeko bideragarritasuna onartzen dute, protokoloaren zehaztasuna kaltetu gabe.

Aipamena:
Nazioarteko doktoretza