Gaur egun, potentzia elektronikak funtsezko betebeharra jokatzen du energia bihurketa beharrezkoa den aplikazioetan. Potentzia bihurgailuei esker, energia elektrikoak aurkezten duen forma kontrolatu egin daiteke. Ingurune honetan, AC/AC bihurketak garrantzi berezia du, ohikoa baita bihurketa mota hau trakzio eta generazio aplikazioetan erabiltzea. Hainbat bihurgailuk burutu dezakete aipatutako konbertsioa (ziklo-bihurgailuek, back-toback bihurgailuek, maila anitzeko bihurgailuek, etab.), beraien artean Bihurgailu Matriziala (BM) nabarmentzen delarik.

BMak AC/AC bihurketa era zuzenean burutzen du, ez dauka osagarri erreaktibo handien beharrik eta modularra eta tamaina txikikoa izateagaitik bereizten da. Honetaz gain, norantza biko potentzia fluxua egin dezake, bihurgailuak sintetizatutako seinaleen kalitatea ona delarik. Ala eta guztiz ere, BMa ez da, gaur egun, aukera oso heldua, batez ere ez direlako osatu oraindik norantza biko erdieroale naturalik eta ez delako beste bihurgailuen bezain mardula. Aurreko arrazoiei BMaren kontrolaren konplexutasuna gehitu behar zaie.

Tesi honetan, hasiera batetan, BMaren oinarriak eta konmutazioa eta modulazioa definitzen dituzten teknikak aztertu dira. Bigarren pausu bezala, SVM modulazio bektorialaren aldaera bat aztertu da, hau da, aurpegi biko DS SVM modulazioa. Azken honek BMak sintetizatutako seinaleen THDa hobetzen du, baina aldi berean, zama konputazional handia dauka. Bestalde, DS SVM algoritmoaren sintesi prozedura sinplifikatzen duen metodo bat aurkeztu da. Era berean, DS SVMak eta konmutazio erdi-biguinak duen eragina potentzia erdieroaleen kitzikapenean parte hartzen duten elementuetan zehaztu da.

BMak frekuentzia altuetan lan egiten duenean prestazio hobeak eskaintzen dituela kontuan izanik, System on Chip (SoC) berritzaile bat garatu da bihurgailuaren eskakizunei erantzuna emateko. Sistema honek zirkuitu integratu batetan modulazio eta kontrol funtzio guztiak eta protekzio bloke batzuk biltzen ditu. Egindako core horiek (30 guztira) hardwarean inplementatuak eta FPGA bakar batetan kapsulatuak izan dira. Garatutako inplementazioak lortzen dituen exekuzio abiadurei esker, DS SVMaren eskakizunak nabarmenki gainditu dira. Guzti honek, FPGAk ohizko DSPekiko alternatiba bat izan daitezkeela frogatzen du.

Bestalde, 7.5 kW -tako BM bat eraikitzeko beharrezkoak diren diseinu kriterio ezberdinak zehaztu dira. Horretaz gain, pizketa zirkuito baten bitartez eta finkapen zirkuitoan burututako aldakuntza baten bitartez BMaren arkitektura hobetu da. Guzti honi esker, BMak duen arazorik handienetako bat sahiezten da, pizketa zikloa. Halaber, BMaren IGBTen konmutazio abiadura hobetzen duen kitzikapen zirkuitoaren konfigurazio bat aurkeztu da. Azkenik, BMaren sistema hutsegite-toleratzaile konfigurazio berri bat proposatu da. Konfigurazio honek bihurgailuaren erabateko funtzionamendua bermatzen du, bihurgailua partzialki hondatuta gelditzen bada ere.