Contenido de XSL

Laboratorio de Sistemas Digitales

Centro
Escuela de Ingeniería de Bilbao
Titulación
Grado en Ingeniería en Tecnología de Telecomunicación
Curso académico
2019/20
Curso
4
Nº Créditos
4.5
Idiomas
Castellano

DocenciaAlternar navegación

Distribución de horas por tipo de enseñanza
Tipo de docenciaHoras de docencia presencialHoras de actividad no presencial del alumno/a
Magistral7.511.2
P. Laboratorio12.518.8
P. Ordenador2537.5

Guía docenteAlternar navegación

ObjetivosAlternar navegación

En esta asignatura se trabajan las competencias M05SE4 y M05SE5 del módulo 5 Sistemas Electrónicos:

M05SE4: Capacidad para aplicar la electrónica como tecnología de soporte en otros campos y actividades, y no sólo en el ámbito de las Tecnologías de la Información y las Comunicaciones.

M05SE5: Capacidad de diseñar circuitos de electrónica analógica y digital, de conversión analógico-digital y digital-analógica, de radiofrecuencia, de alimentación y conversión de energía eléctrica para aplicaciones de telecomunicación y computación.





A continuación se indican los resultados de aprendizaje más importantes que el alumnado debe adquirir por medio de esta asignatura:

- Identificar la arqutiectura interna de las FPGAS.

- Describir de manera adecuada los circuitos fundamentales para el diseño digital síncrono a alta velocidad.

- Conocer el proceso de síntesis e implementación de diseños complejos basados en FPGAs.

- Describir circuitos mixtos compuestos de un pequeño procesador al que se le añaden circuitos a medida y el programa que ejecuta el mismo.

- Realizar la co-simulación de circuitos mixtos y el test mediante análisis lógico embebido.

- Documentar diseños complejos reralizados en FPGAs mediante documento de especificaciones y diseño de referencia.

TemarioAlternar navegación

Tema 1: Diseño electrónico Avanzado con FPGAS

Diseño VHDL optimizado a la arquitectura de FPGAs

Diseño síncrono

Técnicas de gestión avanzada de relojes globales

Gestión de las restricciones de diseño



Tema 2: Diseño con mini-procesadores soft

Arquitectura de core-mixto

Microprocesador soft de 8 bits

Directivas de generación de código



Tema 3: Integración hardware-software en una FPGA

Integración del software en el flujo de diseño de la FPGA

Cosimulación

MetodologíaAlternar navegación

La asignatura se imparte con una orientación claramente práctica.



En el laboratorio los estudiantes trabajan de manera individual y también en grupos. Se desarrollan varios proyectos, algunos muy guiados y otros con una parte libre para que los alumnos empleen la imaginación y el trabajo autónomo. Se estimula la planificación y organización del trabajo, el estudio dentro y fuera del aula, la actitud positiva hacia los compañeros, la expresión oral y escrita, la discusión de las respuestas, la búsqueda bibliográfica y el uso del inglés.



En las clases magistrales se explican los conceptos fundamentales. El alumnado ha de profundizar estos conceptos mediante el estudio de los contenidos teóricos y la realización de ejercicios prácticos.

Sistemas de evaluaciónAlternar navegación

La evaluación de la asignatura se realiza mediante el sistema de evaluación continua.

El peso de las diferentes actividades en la nota final es el siguiente:



Prácticas básicas individuales (20 %)



Práctica final en equipo (80 %)





El alumnado interesado en renunciar a la evaluación continua deberá presentar por escrito al profesorado responsable su renuncia antes de finalizar la semana 10 del cuatrimestre en el que se imparta la asignatura. Los alumnos que renuncien por escrito a la evaluación continua deberán realizar un examen práctico en el laboratorio el día del examen de la convocatoria oficial. La nota obtenida en este examen práctico sustituye a la nota de evaluación continua en caso de presentar la renuncia por escrito.



El estudiante que no realice la evaluación continua o que, habiendo renunciado a la misma, no se presente al examen final, tendrá una nota de No Presentado.

Materiales de uso obligatorioAlternar navegación

Documentación en formato electrónico en el servidor egela de la asignatura.

BibliografíaAlternar navegación

Bibliografía básica

Floyd, T.L., Fundamentos de sistemas digitales, 7a edición, Prentice Hall, 2001

Wakerly, J. F., Digital Design. Principles and Practices, Prentice Hall, 2000

Uyemura, J. P., Diseño de sistemas digitales. Un enfoque integrado; Thomson Learning, 2000

Xilinx Inc, Xilinx ISE In-Depth Tutorial (UG695), http://www.xilinx.com

Xilinx Inc, Xilinx UG129 PicoBlaze 8-bit Embeded Microcontroller User Guide, http://www.xilinx.com

Bibliografía de profundización

Ashenden, Peter J, "The designer's guide to VHDL".

Revistas

Xcell online, https://www.xilinx.com/about/xcell-publications/xcell-journal.html

Tribunal de convocatorias 5ª, 6ª y excepcionalAlternar navegación

  • BIDARTE PERAITA, UNAI
  • IBAÑEZ EREÑO, PEDRO
  • LAZARO ARROTEGUI, JESUS

GruposAlternar navegación

16 Teórico (Castellano - Tarde)Mostrar/ocultar subpáginas

Calendario
SemanasLunesMartesMiércolesJuevesViernes
1-1

15:00-16:00

3-3

15:00-16:00

5-5

15:00-16:00

7-7

15:00-16:00

9-9

15:00-16:00

11-11

15:00-16:00

13-13

15:00-16:00

15-15

15:00-16:00

Profesorado

Aula(s) impartición

  • S1B 32 L - ESCUELA INGENIERIA DE BILBAO-EDIFICIO I
  • S1B 32 L - ESCUELA INGENIERIA DE BILBAO-EDIFICIO I
  • S1B 32 L - ESCUELA INGENIERIA DE BILBAO-EDIFICIO I
  • S1B 32 L - ESCUELA INGENIERIA DE BILBAO-EDIFICIO I
  • S1B 32 L - ESCUELA INGENIERIA DE BILBAO-EDIFICIO I
  • S1B 32 L - ESCUELA INGENIERIA DE BILBAO-EDIFICIO I
  • S1B 32 L - ESCUELA INGENIERIA DE BILBAO-EDIFICIO I
  • S1B 32 L - ESCUELA INGENIERIA DE BILBAO-EDIFICIO I

16 P. Laboratorio-1 (Castellano - Tarde)Mostrar/ocultar subpáginas

Calendario
SemanasLunesMartesMiércolesJuevesViernes
11-15

16:00-18:30

Profesorado

Aula(s) impartición

  • S1B 32 L - ESCUELA INGENIERIA DE BILBAO-EDIFICIO I

16 P. Ordenador-1 (Castellano - Tarde)Mostrar/ocultar subpáginas

Calendario
SemanasLunesMartesMiércolesJuevesViernes
1-10

16:00-18:30

Profesorado

Aula(s) impartición

  • S1B 32 L - ESCUELA INGENIERIA DE BILBAO-EDIFICIO I