Cabecera-Formación

Publicador de contenidos

Plan de Formación

El Plan de Formación propuesto abarca actuaciones formativas en las siguientes titulaciones de la Escuela de Ingeniería de Bilbao:

 

  • Grado en Ingeniería en Tecnología de Telecomunicación
  • Grado en Ingeniería Informática de Gestión y Sistemas de Información
  • Máster de Ingeniería de Telecomunicación
  • Máster Universitario en Sistemas Electrónicos Avanzados
  • Programa de Doctorado en Electrónica y Telecomunicaciones
  • Programa de Doctorado en Ingeniería Física
  • Empresas y Emprendizaje.

Los objetivos del plan de formación son fortalecer y ampliar la presencia y contribución de profesionales altamente capacitados en el campo de las telecomunicaciones y la electrónica avanzada, promoviendo la innovación y el desarrollo económico en la industria.

Formación en Wirebonding de Dispositivos de Semiconductores

Formación en Wirebonding de Dispositivos de Semiconductores

Fecha de primera publicación: 24/03/2026

Los días 15, 16 y 17 de abril de 2026 se celebrará la Escuela de Ingeniería de Bilbao el "Workshop sobre  Wirebonding de Dispositivos de Semiconductores" impartido por técnicos especialistas de la empresa EMEA electrosolutions S.L.

El wirebonding es el proceso mediante el cual se conectan eléctricamente los pads (pequeños contactos metálicos) de un chip semiconductor con los terminales de su encapsulado usando hilos extremadamente finos.

Durante esta formación se utilizará la infraestructura para wirebonding de la Cátedra SoC4sensing.

Documento

Diseño de dispositivos SoCs basados en X-HEEP

Diseño de dispositivos SoCs basados en X-HEEP

Fecha de primera publicación: 23/03/2026

X-HEEP: An Open-Source, Configurable and Extendible RISC-V Platform for TinyAI Applications - Scientific Figure on ResearchGate. Available from: https://www.researchgate.net/figure/HEEP-architecture-with-integrated-accelerators-and-co-processor_fig1_394940928
Foto: X-HEEP: An Open-Source, Configurable and Extendible RISC-V Platform for TinyAI Applications - Scientific Figure on ResearchGate. Available from: https://www.researchgate.net/figure/HEEP-architecture-with-integrated-accelerators-and-co-processor_fig1_394940928

El día 26 de marzo de 2026 se celebrará el "Workshop sobre Diseño de dispositivos SoCs basados en X-HEEP " de la mano de investigadores de Universidad Politécnica de Madrid en la Escuela de Ingeniería de Bilbao.

X‑HEEP es una plataforma abierta basada en RISC‑V diseñada para crear microcontroladores altamente configurables y eficientes en energía, ideal para proyectos de computación en el borde y TinyAI.

Horario: 15:00-18.00: Sesión teórico-práctica.

Documento

Publicador de contenidos

Convocatoria de Trabajos Fin de Master y Fin de Grado a través del Aula Chip 2025-2026

A través del Aula Chip de SoC4sensing se ha lanzado la oferta de temáticas para la realización de Trabajos Fin de Master y fin de Grado 2025-2026

Convocatoria de Trabajos Fin de Master y Fin de Grado a través del Aula Chip 2025

A través del Aula Chip de SoC4sensing se ha lanzado la oferta de temáticas para la realización de Trabajos Fin de Master y fin de Grado.

CONVOCATORIA BECAS CÁTEDRA CHIP PARA EL ALUMNADO DEL MASTER EN INGENIERÍA DE TELECOMUNICACIÓN, ESPECIALIDAD EN SISTEMAS ELECTRÓNICOS PARA EL CURSO 2025/2026

CONVOCATORIA DE BECAS PARA CURSAR EL MASTER UNIVERSITARIO EN SISTEMAS ELECTRÓNICOS AVANZADOS PARA EL CURSO 2025/2026

CONVOCATORIA BECAS CÁTEDRA CHIP PARA ALUMNADO DEL GRADO EN INGENIERÍA EN TECNOLOGÍA DE TELECOMUNICACIÓN, MENCIÓN EN SISTEMAS ELECTRÓNICOS PARA EL CURSO 2025/2026

Incorporación de la nueva asignatura “Electrónica Integrada” en la oferta docente de ingenierías

La asignatura de electrónica Integrada es una materia optativa de 6 créditos, impartida en castellano durante el cuarto curso del Grado en Ingeniería ...

OFERTA DE CURSO DE EXTENSIÓN UNIVERSITARIA: DevOps para Hardware

El objetivo fundamental del curso es adquirir una visión general de las herramientas DevOps (GitHub/GitLab), conocer sus recursos y adquirir destrezas en su utilización, en particula...

OFERTA DE CURSO DE EXTENSIÓN UNIVERSITARIA: Diseño de Circuitos Integrados Digitales con FOSS EDA 2025.

El objetivo fundamental del curso es proporcionar una experiencia práctica del flujo de diseño de circuitos integrados digitales con herramient...

Formulario

Aplicaciones anidadas

Publicador de contenidos

Financiado por

Catedra SoC4sensing TSI-069100-2023-0004.

Plan de Recuperación, Transformación y Resiliencia-Financiado por la Unión Europea-NextGenerationEU.

Proyecto financiado por Secretaría de Estado de Telecomunicaciones e Infraestructuras Digitales.

Ministerio para la Transformación digital y de la Función Pública, confinanciado con fondos europeos de Mecanismo de Recuperación y Resilencia (MRR).
Orden ETD/832/2023, de 18 de julio, por la que se establecen las bases reguladores y se convoca la concesión de ayudas para la creación de cátedras universidad-empresa (Cátedrass Chip), destinadas a la investigación y desarrollo en el área de la microelectrónica, parra la difusión del conocimiento y la formación en el marco del PRTR, financiado por la UE-NextGeneratiónEU.