Gracias al desarrollo de las tecnologías de diseño y fabricación, los circuitos electrónicos han llegado a muy altos niveles de integración. De esta forma, hoy en día es posible implementar completos y complejos sistemas dentro de un único dispositivo, concepto de diseño al que se denomina comúnmente SoC (System-on-Chip). Una de las plataformas más interesantes para implementar estos sistemas son las FPGAs (Field Programmable Gate Array), gracias a su flexibilidad y los continuos avances que se dan en su tecnología.

Uno de los mayores problemas que surgen al usar dispositivos basados en la tecnología SRAM o la flash, como es el caso de ciertas las FPGAs, es que son especialmente sensibles a los efectos producidos por partículas energéticas provenientes de la radiación cósmica. Pudiendo producirse diferentes tipos de fallos en los sistemas, desde fallos despreciables hasta fallos realmente graves. Debido a esto, se puede llegar a comprometer el funcionamiento de sistemas que incluso ponen en peligro vidas humanas en campos tales como el transporte ferroviario, la automoción o el control industrial.

Por otro lado, de forma general los sistemas de cierta entidad cuentan con uno o varios procesadores, que en el caso de las FPGAs pueden ser hardcore (embebido en dispositivo) o softcore (utilizando los recursos de la FPGA). Los procesadores softcore presentan gran flexibilidad, adaptabilidad y bajo coste de diseño. El trabajo de investigación presentado se centra en aportar alternativas de mejora para las técnicas de tolerancia a fallos existentes para procesadores softcore implementados en FPGA basadas en tecnología SRAM, proponiendo alternativas innovadoras.