System-on-Programmable-Chip Architecture to Secure Real Time Traffic in the Smart Grid

Doctorando/a:
Mikel Rodríguez Enríquez
Año:
2021
Personas encargadas de la dirección:
Armando Astarloa y Jesús Lázaro
Descripción:

En las últimas décadas han sido numerosos los ciberataques sufridos a nivel mundial por infraestructuras de generación y distribución de energía eléctrica. Atendiendo a estos acontecimientos, se publica el estándar de seguridad IEC 62351-6 para la protección de las comunicaciones IEC 61850 en SAS. Tras someterse al análisis de la comunidad investigadora y la industria, se publican los primeros resultados de las pruebas de implementación del estándar IEC 62351-6 en dispositivos SAS. Los resultados muestran como la protección de las comunicaciones de supervisión, control y transmisión de medidas de corriente y tensión eléctrica entre dispositivos Intelligent Electronic Devices (IEDs) suponen un reto por resolver. Dichas comunicaciones se realizan mediante mensajes Generic Object Oriented Substation Events (GOOSE) y Sampled Values (SV) con estrictos requisitos temporales. Por lo tanto, la protección de este tipo de comunicaciones en SAS supone una prioridad para garantizar el correcto funcionamiento de las infraestructuras eléctricas y que sin embargo está aún por resolver.

En la presente tesis, se propone una solución que permite proteger los mensajes IEC 61850 GOOSE y SV sin comprometer sus estrictos requisitos temporales y cuya implementación sea viable en dispositivos SAS. Para ello, se aborda dicho problema mediante la definición de una arquitectura digital modular que, gracias a la aceleración hardware de los procesos criptográficos, es capaz de proporcionar integridad, autenticidad y confidencialidad a las comunicaciones con requisitos de tiempo real en SAS. En primer lugar, se presenta el estado actual de la tecnología de comunicaciones y ciberseguridad en subestaciones eléctricas. En particular, se describe la problemática que supone la protección de los mensajes GOOSE y SV. A continuación, se realiza un análisis en profundidad de las soluciones existentes para la protección de este tipo de comunicaciones y se muestra como no existe ninguna propuesta que sea capaz de llevar a cabo esta tarea. En segundo lugar, como solución al problema, se propone una arquitectura hardware flexible y adaptable. Además, como elemento habilitador de la arquitectura se presenta un Intellectual Property core (IP) Advanced Encryption Standard (AES) Galois/Counter Mode (AES-GCM) con baja latencia, alta capacidad de procesamiento y con capacidad de configuración del balance de uso de recursos lógicos y rendimiento. Para finalizar, se realiza una validación de la arquitectura hardware propuesta en laboratorio mediante técnicas de simulación y pruebas en hardware real. Los resultados obtenidos se comparan con las últimas soluciones disponibles en la literatura. Adicionalmente, se evalúa la viabilidad de implementar la solución propuesta en dispositivos SAS.