Descripción y contextualización de la asignatura

La co-simulación HDL y HIL son herramientas de gran utilidad en el flujo de diseño y verificación basado en modelo de sistemas de procesamiento digital. Estas herramientas resultan aun más indispensables cuando se trata de verificar el diseño de controladores digitales de alto rendimiento sobre FPGAs, ya que ello implica la co-simulación de sistemas realimentados en los que la respuesta del sistema, una vez consideradas las particularidades del diseño digital, es difícil de predecir.

En esta asignatura se analizan los fundamentos de la co-simulación HDL y HIL, y se practica de forma intensiva con las herramientas de co-simulación de Xilinx y Mathworks, es decir, Simulink+System Generator. El objetivo es proporcionar al alumnado una formación básica pero sólida y práctica en la práctica de la co-simulación HDL.

Convocatoria ordinaria: orientaciones y renuncia

La evaluación será continua, valorándose:

1. Asistencia a las sesiones magistrales, seminarios y sesiones prácticas.

2. Entrega puntual de las tareas propuestas en las sesiones magistrales y prácticas, y calidad de las mismas.

3. Trabajo final (ejemplo de aplicación con ontroladores realimentados): entrega de la memoria final.



Se habilitará un plazo prorrogado de dos semanas tras la finalización de las clases para la corrección y subsanación de errores en las tareas entregadas.

Temario

SESONES TEÓRICAS

1. Cosimulación HDL y cosimulación HW. Conceptos generales y herramientas

2. Herramientas de generación automática de código HDL sintetizable. Matlab HDL coder y Xilinx System Generator.

3. Herramientas de cosimulación HDL y cosimulación Hardware in ther Loop (HIL). Simulink y Xilinx System Generator.

4. Cosimulación HDL y cosimulación HIL de controladores realimentados. Sincronismo y sistemas multirate.



SEISONES PRÁCTICAS

1. Generación de VHDL sintetizable con Matlab HDL coder.

2. Cosimulación HDL y generación de código VHDL sintetizable con Xilinx System Generator.

3. Importar código VHDL para cosimulación en Simulink: uso del Black Box.

4. Generación de bloques compilados para cosimulacióin HIL con FPGAs.

5. Cosimulación HDL de un controlador realimentado.

6. Cosimulación HIL de un controlador realimentado implementado sobre FPGA.

Bibliografía

Materiales de uso obligatorio

• Los artículos y extractos bibliográficos recomendados por el profesor.



• Manuales de usuario de Mathworks: Simulink y HDL coder.



• Manuales de usuario de Xilinx System Generator.

Bibliografía básica

• Mathworks HDL coder User's Guide

• Mathworks HDL verifier User’s Guide

• Xilinx Vivado Design Suite User Guide: Model-based DSP design using System Generator

Enlaces

http://www.xilinx.com/



http://es.mathworks.com/